Perkonfigūruojamuose procesoriuose rasime komponentą, kuris gali būti ženkliai spartesnis už DSP ir gali būti perjungiamas į kitą režimą vos per vieną takto dažnio periodą. Jo savybių derinys puikiai atitinka ateities bevielio ryšio sistemas.
Dabar yra daug šnekama apie pasaulinį trečiosios kartos (3G) mobiliosios telefonijos standartą IMT-2000 (Europoje vadinamas URCS), nors penkios jo skirtingos modos skiriasi viena nuo kitos labai radikaliai. Bazinės stotys privalo susidoroti su keletu modų, pavyzdžiui, W-CDMA ir CDMA2000, be to, dar su antrosios kartos mobiliąja telefonija, pavyzdžiui, GSM bei tarpinės kartos (2,5G) EDGE ar jo amerikietiškuoju analogu UWC-36.
1 pav. CS2112 Silicio kristalo paviršius. Horizontali juosta viršuje atitinka sparčiąją mikroschemos dalį, kurioje yra ARC šerdis. Žemiau rasime perkonfigūruojamąją dalį.
Pakeliui į universalias keleto modų ir standartų bazines stotis tarpinis sprendimas būtų plačiajuostės, tiesiškos ir galinčios susidoroti su daugiadažniu režimu bei programiškai valdomu radiju (software radio) bazinės stotys. Joms yra reikalingi siaubingai dideli skaičiavimo pajėgumai ir tam naudojamos galingos signalą apdorojančios mikroschemos. Spartesniesiems sprendimams yra pasitelkiamos ASIC arba jų alternatyvos, aprūpintos programuojamąja logika. Pastarojo sprendimo privalumas yra tas, kad mikroschemą galima nesunkiai perkonfigūruoti atsižvelgiant į naujos konstrukcijos poreikius. Apie šią galimybę yra kalbama jau mažiausiai dešimtį metų ir per šį laiką jau buvo pademonstruota ir eilė veikiančių konstrukcijų, ir visi gaminiai. Bet problema iki šiol lieka bendresnės programinės įrangos, kuri veikia bet kokioje operacijų sistemoje, sukūrimas. Be to, yra kalbama apie tai, jog tokios mikroschemos turi būti perderintos negirdėtai dideliam variantų skaičiui.
Tarp ASIC ir DSP
Chameleon yra prieš du metus įkurta amerikiečių firma, kuri savo pirmąjį gaminį pateikė dabar: perkonfigūruojamąjį procesorių, numatytą ryšių pramonės taikymams, o ypač bazinėms stotims. Firmos valdybos pirmininkas Chuckas Foxas gaminį apibūdina kaip kažką tarpinį tarp ASIC ir FPGA.
"Tradiciniai FPGA ir DSP programuojami sprendimai nepasiteisina tuomet, kai yra reikalinga labai plati dažnių juosta, tuo tarpu ASIC ir kitos specialiems taikymams skirtos integrinės schemos pasižymi nepriimtinai žemu lankstumo lygiu".
CS2112 visų pirma yra skiriamas CDMA2000 infrastruktūrai, bet šie prietaisai taip pat atitiks ir kitus 2G ir 3G mobiliojo ryšio standartus. Be to, atskiri taikymai yra įmanomi ir bevielių abonentinių linijų (WLL - Wireless Local Loop), inteligentiškųjų antenų, internetinės telefonijos (VoIP), saugių telekomunikacinių sistemų, xDSL ir kitose ryšio srityse, kur anksčiau būdavo naudojami DSP arba FPGA.
2 pav. "ASIC numirs greičiau nei per dešimt metų", - sako Chuckas Foxas. Jas pakeis perkonfigūruojamieji procesoriai ir FPGA.
Apie ASIC perspektyvas Chuckas Foxas atsiliepia gana drastiškai: "Po dešimties metų ASIC rinka visiškai apmirs. Naujojoje konstrukcijų eroje bus naudojami vien perkonfigūruojamieji procesoriai".
Konstruktoriai kelia procesoriams daug įvairiausių reikalavimų: sparta, kaina, nedidelė vartojimo galia, diferencijuoti gaminiai ir galimybė juos atnaujinti yra vieni iš svarbiausių.
CS2112 galima perjungti į kitą režimą vos per vieną takto dažnio periodą. Jame yra 24 000 16 bitų MOPS, 3000 16 bitų MMACS; galima apdoroti 50 kanalų CDMA 2000 sistemoje arba 16 kanalų W-CDMA.
Procesorių audinys
Mikroschemos širdis yra 32 bitų RISC, ARC tipo procesorius, kuris prijungtas prie 128 bitų magistralės. Be to, dar yra periferinė įranga: atminties valdymo grandinė, PCI valdymo grandinė DMA ir konfigūravimo grandinės. Visa tai kartu gali būti apibūdinama kaip procesorių audinys (fabric).
3 pav. Perfigūruojamoji Chameleono dalis atrodo taip.
Perkonfigūruojamoji mikroschemos dalis gali būti suskirstoma į keturias plokštes, kurių kiekviena turi keturis pagrindinius blokus.
Kiekviename bloke yra keturi vietiniai po 32x128 bitų atminties bankai. Be to, čia rasime septynis 32 bitų duomenų kelio vienetus (datapath unit), du 16x24 sutankinimo įrenginius (encycel) bei valdymo dalį (CLU - control unit).
C ir Verilog
Kiekvienas "datapath unit" arba DPU yra duomenis apdorojantis modulis, galįs tiesiogiai atlikti C ir Verilog operacijas. Operacijos gali būti 8, 16 arba 32 bitų, be to, galima apdoroti du lygiagrečius 16 bitų srautus.
4 pav. DPU elementuose yra naudojami C arba Verilog kalba parašyti kodai.
Nauja konfigūracija "plokštelėje" pakraunama per 3 µs. Po to apkeisti plokšteles arba užduotis galima vos per vieną takto dažnio periodą. Programinė įranga, valdanti ARC šerdį, yra parašyta C kodu, kitur yra naudojama Verilog. Kodai susiejami tarpusavyje juos kompiliuojant.
Chameleono konstrukcijas gina du paketai: viename yra aprašytas RISC sprendimas bei DPU elementai, o kitame tai, kaip yra įvestas C kodas.
